Informacija

Skeniranje granica, JTAG, IEEE 1149 Vodič

Skeniranje granica, JTAG, IEEE 1149 Vodič

Od uvođenja ranih 1990-ih, granično skeniranje, poznato i kao JTAG ili IEEE 1149, postalo je osnovni alat koji se koristi za ispitivanje ploča u razvoju, proizvodnji i na terenu. JTAG, granično skeniranje je tehnika ispitivanja koja omogućuje prikupljanje podataka o stanju ploče kad nije moguće dobiti pristup svim čvorovima koji bi bili potrebni da su korišteni drugi načini ispitivanja.

S obzirom na način na koji se gustoća ploča povećavala posljednjih godina, obično je vrlo teško moći ispitati elektroničke sklopove i dobiti informacije potrebne za testiranje tih ploča. Kao JTAG, skeniranje granica omogućuje testiranje većeg dijela ploče s minimalnim pristupom, a sada se široko koristi za ispitivanje elektroničkih sklopova u svim fazama njihova života. S obzirom na činjenicu da drugi oblici ispitivanja zahtijevaju pristup bilo u pogledu učvršćenja noktiju, dok drugi trebaju ispitivati ​​razna mjesta na ploči, skeniranje granica nudi jedinstveno rješenje za mnoge zahtjeve ispitivanja.

Iako je JTAG, tehnika graničnog skeniranja usmjerena na ispitivanje sklopova, njegova fleksibilnost omogućuje je da se koristi za širok spektar aplikacija, uključujući testne aplikacije:

  • Test razine sustava
  • BIST pristup
  • Ispitivanje memorije
  • Flash programiranje
  • FPGA / CPLD programiranje
  • CPU emulacija

Iako je ispitivanje i dalje glavna aplikacija za skeniranje granica, može se vidjeti da je korisno i u drugim aplikacijama. S obzirom na svoju fleksibilnost, tehnika se široko koristi i moćan je alat u razvoju i proizvodnji.

Povijest skeniranja granica

S problemom nedostatka probnog pristupa pločama koji je počeo postajati problem, 1985. godine osnovana je skupina poznata kao Zajednička ispitna akcijska grupa (JTAG) koja je imala za cilj riješiti probleme s kojima se suočavaju proizvođači elektronike u testnim strategijama i kako bi se omogućilo provođenje testova tamo gdje nijedna druga tehnologija ne može dobiti pristup.

Uvođenje tehnologije površinskog montiranja i daljnja minijaturizacija značili su da se ljudi plaše da će pristup pločama za testiranje biti ozbiljno ograničen. Da bi se to prevladalo, bile bi potrebne nove strategije.

Izvorni cilj graničnog skeniranja bio je nadopuniti postojeće tehnike, uključujući ispitivanje u krugu, funkcionalno ugrađeni test i druge tehnike, te pružiti standard koji će omogućiti ispitivanje digitalnih, analognih i mješovitih signalnih krugova.

Standard za granično skeniranje koji je osmišljen usvojio je Institut ili inženjeri elektrotehnike i elektronike, IEEE u SAD-u, kao IEEE 1149. Prvo izdanje standarda, IEEE 1149, bilo je 1990. godine. Navedena svrha IEEE 1149 bila je testirati međusobne veze između integriranih sklopova montiranih na ploče, module, hibride i druge podloge. Kako se većina problema s elektroničkim sklopovima javlja s međusobnim vezama, IEEE 1149 ispitna strategija otkriva većinu problema.

Godine 1993. izdana je revidirana verzija skeniranja granica, standard IEEE 1149, koji je sadržavao mnoga pojašnjenja, poboljšanja i ispravke. Potom se 1994. godine dogodilo daljnje izdanje standarda IEEE 1149. Ovo je predstavilo jezik za opis graničnog skeniranja, BSDL. To je omogućilo pisanje testova za skeniranje granica na zajedničkom jeziku, poboljšavajući način na koji se testovi mogu pisati i ponovno koristiti kôd, štedeći time vrijeme za razvoj.

Razlika između graničnog skeniranja, JTAG-a i IEEE 1149.1

Skeniranje granica izraza, JTAG i IEEE 1149.1 znače malo drugačije stvari. Razvojem tehnologije pojmovi su poprimili malo drugačija značenja.
  • Skeniranje granica: To se odnosi na ispitnu tehnologiju gdje se u odvode od silicija do vanjskih zatiča postavljaju dodatne stanice kako bi se mogla utvrditi funkcionalnost čipa i ploče.
  • JTAG: Pojam JTAG odnosi se na sučelje ili testni pristupni port koji se koristi za komunikaciju. Uključuje veze TCK, TDI, TDO, TMS itd. Za neke se aplikacije ovo sučelje može koristiti za ispitivanje ili komunikaciju s unutarnjim instrumentima unutar jezgre čipa.
  • IEEE 1149.1: Ovo je IEEE standard koji definira testnu logiku koji se može uključiti u integrirani sklop kako bi se osigurali standardizirani pristupi ispitivanju međusobnih veza na pločici, samom integriranom krugu ili obliku koji mijenja ili promatra aktivnost sklopa tijekom normalnog rada sklopa.

Osnove skeniranja granica

JTAG, tehnika ispitivanja graničnog skeniranja koristi ćeliju zasuna registra pomicanja ugrađenu u svaku vanjsku vezu svakog uređaja kompatibilnog s graničnim skeniranjem. Jedna ćelija za granično skeniranje uključena je u liniju integriranog kruga uz svaki I / O pin, a kada se koristi u načinu registra pomicanja, može prenositi podatke do sljedeće ćelije u uređaju. Postoje definirane ulazne i izlazne točke za ulazak i izlaz podataka iz uređaja, pa je stoga moguće povezati nekoliko uređaja.

U normalnim radnim uvjetima ćelija je postavljena tako da nema učinka i postaje nevidljiva. Međutim, kada je uređaj postavljen na testni način, on dopušta prijenos serijskog toka podataka (testni vektor) iz jedne ćelije zasuna registra pomicanja u drugu. Stanice za granično skeniranje u uređaju mogu hvatati podatke s linije integriranog kruga ili ih prisiljavati. Na taj način ispitni sustav koji može unijeti tok podataka u lanac registara pomaka može postaviti stanja na ploči i također nadzirati podatke. Postavljanjem jednog serijskog toka podataka, postavljanjem ovog na mjesto, a zatim praćenjem povratnog toka podataka, moguće je dobiti pristup krugovima na ploči i provjeriti je li očekivani povratni tok podataka. Ako jest, test može proći, ali ako nije sustav za skeniranje granica otkrio i problem koji se može dalje istražiti.

JTAG sučelje

Postoji niz JTAG-ovih kontrolnih i podatkovnih linija koje čine testni pristupni port, TAP. Te linije poznate kao TCK, TMS i opcionalna TRST linija povezane su paralelno s čipovima u lancu skeniranja granica. Veze označene TDI (ulaz) i TDO (izlaz) povezane su lančićima kako bi se osigurao put oko podataka o čipovima za skeniranje granica. Podaci se šalju u TDI prvog čipa, a zatim se TDO iz prvog čipa povezuje s TDI sljedećeg i tako dalje. Napokon su podaci preuzeti iz TDO-a posljednjeg IC-a u lancu tratinčica.

  • TAP Priključak za testni pristup - igle povezane s kontrolorom probnog pristupa.
  • TCK Test Clock - ovaj pin je signal sata koji se koristi za osiguravanje vremena sustava za granično skeniranje. TDI prebacuje vrijednosti u odgovarajući registar na uzlaznom rubu TCK. Odabrani sadržaj registra prebacuje se na TDO na donjem rubu TCK.
  • TDI Unos podataka za ispitivanje - Upute za ispitivanje prebacuju se u uređaj putem ove igle.
  • TDO Izlaz podataka o ispitivanju - ovaj pin pruža podatke iz registara za granično skeniranje, tj. Podaci o ispitivanju prebacuju se na ovaj pin.
  • TMS Odabir načina ispitivanja - Ovaj ulaz koji se također kreće prema rastućem rubu TCK određuje stanje TAP kontrolera.
  • TRST Test Reset - Ovo je neobavezna aktivna niska vrijednost test resetiranja. Omogućuje inicijalizaciju asinkronog TAP kontrolera bez utjecaja na logiku drugog uređaja ili sustava.

Pročitajte više o JTAG sučelje / TAP

Aplikacije za skeniranje granica

JTAG, skeniranje granica idealan je testni alat za upotrebu u mnogim aplikacijama. Najočitije su aplikacije za skeniranje granica unutar proizvodnog okruženja. Ovdje se ploče mogu testirati i problemi koji bi u protivnom mogli ostati neotkriveni zbog nedostatka probnog pristupa mogu se adekvatno testirati. Zapravo se tehnologija skeniranja granica kombinira s drugim tehnologijama kako bi se dobio ono što se naziva kombinacijskim ispitivačem.

Osim što se koristi u proizvodnom testu, skeniranje granica, JTAG, IEEE 1149, može se koristiti i u raznim drugim scenarijima ispitivanja, uključujući razvoj proizvoda i otklanjanje pogrešaka, kao i terensku uslugu. To znači da se kôd za skeniranje granica može ponovno koristiti za ispitna područja, a time i trošak za ove aplikacije. To ne samo da pokazuje da je granični pregled moćan alat, već ga čini i financijski atraktivnim.

Generiranje programa

Jedan od glavnih troškova svakog razvoja u današnje vrijeme je trošak softvera, a to je posebno istinito za skeniranje granica gdje je malo hardvera. To znači da svaka ušteda koja se može ostvariti u vremenu potrebnom za razvoj softvera može značajno smanjiti troškove. Sukladno tome, generator test programa (TPG) sastavni je dio sustava za granično skeniranje.

Generator programa za testiranje obično zahtijeva mrežni popis ispitnih jedinica (UUT) i datoteka opisa jezika graničnog skeniranja (BSDL) komponenata graničnog skeniranja sadržanih u krugu. Pomoću ovih informacija generator programa za testiranje može stvoriti uzorke ispitivanja koji se koriste za test. Oni omogućuju sustavu da otkrije i izolira sve smetnje za sve mreže za ispitivanje u okviru kruga. Također je moguće da generator programa za testiranje stvori test vektore koji omogućuju sustavu da otkrije kvarove na čvorovima ili komponentama pinova komponente bezgraničnog skeniranja koje su okružene uređajima za granično skeniranje

JTAG, skeniranje granica, IEEE 1149 je tehnika ispitivanja koja je sada dobro uspostavljena. Iako zahtijeva generiranje ispitnih programa prije nego što se može koristiti, ipak pruža vrlo isplativ način dobivanja pristupa ispitnim vektorima u elektroničku pločicu. S obzirom na to da su nekretnine na pločicama u premiji, troškovi dodavanja sonde ili pristupnih točaka za druge vrste elektroničkih testnih tehnologija bili bi preveliki, ako bi to bilo moguće. Shodno tome, granično skeniranje nudi rješenje mnogih ispitnih problema po cijeni koja se može amortizirati na nekoliko ispitnih područja, od razvoja preko proizvodnog ispitivanja do ispitivanja na terenu. U svim tim okruženjima, skeniranje granica pruža učinkovito rješenje, kako u pogledu performansi tako i troškova.


Gledaj video: Špijunaža u online prostoru (Siječanj 2022).